د کتابونو لټون
کتابونه
کومک
داخلیدل
داخلیدل
د اګ ان شوو کاروونکو د پاره لاندی شیان په لاسرسۍ کښې دي:
شخصي نصیحتونه
د Telegram بوت
د ډاونلوډونو تاریخ
ایمیل یا Kindle ته لېږل
د منتخباتو مدیریت
په منتخباتو کښې خوندي کول
شخصي
د کتابونو درخواستونه
مطالعه
Z-Recommend
کتابونو انتخاب
مشهورترین
درجه (قاطیغوری(
برخه اخیستل
کومک
ډاونلوډونه
Litera Library
د کاغذ کتابونه ډالۍ کړئ
کاغذی کتابونه اضافه کول
Search paper books
زما LITERA Point
د مهمو اصطلاحاتو پلټنه
Main
د مهمو اصطلاحاتو پلټنه
search
1
Open verification methodology cookbook
Springer-Verlag New York
Mark Glasser (auth.)
function
components
figure
testbench
component
driver
transaction
task
endfunction
factory
virtual
configuration
slave
fpu
ovm
sequences
analysis
port
hfpb
functions
verification
interfaces
response
coverage
void
transactions
testbenches
consumer
contains
stimulus
memory
ports
protocol
producer
input
sequencer
endclass
monitor
parameters
derived
ovm_component
reference
systemverilog
transport
fifo
items
parent
hierarchy
top.sv
parameterized
کال:
2009
ژبه:
english
فایل:
PDF, 2.62 MB
ستاسی تیګی:
0
/
0
english, 2009
2
Metody numeryczne w C++
Uniwersytet Marii Curie-Skłodowskiej w Lublinie
Paweł Mikołajczak
,
Marcin Ważny
std
funkcji
metody
wartości
wartość
równania
liczb
funkcja
cout
równań
liczby
rysunek
punktów
punktu
carlo
endl
pseudolosowych
listing
rozwiązanie
przedziale
algorytm
równanie
punkt
układ
funkcję
listingu
rand
data_size
metod
metodą
współrzędnych
całki
całkowania
verleta
unsigned
pomocą
postać
interpolacja
generator
postaci
prostej
punkty
rozkładzie
numeryczne
typu
const
p2y
p2x
generatora
programu
کال:
2012
ژبه:
polish
فایل:
PDF, 1.36 MB
ستاسی تیګی:
0
/
3.0
polish, 2012
3
Springer-Verlag Creating Assertion-Based IP
Harry D. Foster
,
Adam C. Krolnik
assertion
verification
figure
components
error
assertions
input
analysis
assert
controller
posedge
monitor
coverage
port
endproperty
testbench
transaction
memory
function
systemverilog
status_ap.write
module
disable
component
endfunction
gnt
packet
arbiter
monitor_mp.clk
client
clk
asserted
req
cycle
queue
signals
transfer
demonstrates
idle
priority
void
slave
clock
signal
interfaces
reset
grant
rst
illustrates
ovm
کال:
2007
ژبه:
english
فایل:
PDF, 1.30 MB
ستاسی تیګی:
0
/
0
english, 2007
4
Creating Assertion-Based IP
Springer
Harry D. Foster
,
Adam C. Krolnik
assertion
verification
figure
components
error
assertions
input
analysis
assert
controller
posedge
monitor
coverage
port
endproperty
testbench
transaction
memory
function
systemverilog
status_ap.write
module
disable
component
endfunction
gnt
packet
arbiter
monitor_mp.clk
client
clk
asserted
req
cycle
queue
signals
transfer
demonstrates
idle
priority
void
slave
clock
signal
interfaces
reset
grant
rst
illustrates
ovm
کال:
2008
ژبه:
english
فایل:
PDF, 1.79 MB
ستاسی تیګی:
0
/
0
english, 2008
1
د
دې لینک
تعقیب کړئ یا په ټیلیګرام کښې دا "@BotFather" بوټ ومومئ
2
کمانډ واستوئ /newbot
3
د خپل بوټ نوم ولیکئ
4
د بوټ د استفادې کوونکي نوم ولیکئ
5
د BotFather وروستی پیغام کاپي کړئ او دلته یې پیسټ کړئ
×
×